联系我们
联系我们
与泰克代表实时聊天。 工作时间：上午 6:00 - 下午 4:30（太平洋标准时间）。
下载
下载
下载手册、产品技术资料、软件等：
PCI Express
PCIe测试解决方案
PCIe（PCI Express）接口自从被PCI专业组（PCI-SIG）推出以来，已成为了各类计算机、服务器以及终端设备上最重要的接口。为了更高的数据吞吐率，PCI-SIG专业组于2010年推出了PCIe 3.0，数据速率达到了8GT/s；2017年推出了PCIe 4.0，数据速率达到了16GT/s。
PCIe 3.0已是个人计算机上的标配接口；PCIe 4.0目前大部分用于服务器上，在高端个人计算机上也开始普及。随着400G以太网的技术革新，加速了对高速接口的速率要求，PCIe 5.0标准也于2019年浮出水面，数据速率在PCIe 4.0的基础上进行了翻倍，达到32.0 GT/s，PCIe 5.0是目前最新指定的标准。
泰克PCIE测试解决方案完整覆盖了PCIe一致性测试规范中的所有测试项，工程师可以加快 PCIe 设计的分析、验证和一致性测试：
PCIe发射机测试 – 泰克PCIE测试方案
为保证系统的互操作性，首先要保证发射机的性能，以确保其符合PCIe技术规范的要求。需要评估发射机信号的幅度、抖动、眼图等各项参数指标是否符合要求。泰克70000系列实时示波器拥有业界超高的波形捕获能力和存储深度、优异的噪底性能和带宽，全面支持PCIe Gen3/4/5测试。
TekExpress® PCI Express自动测试软件为 PCIe Gen 1/2/3/4/5 发射机一致性测试提供全面解决方案，以及符合 PCI-SIG 技术规格的 PCI Express 设备调试和验证。此外还可将 PCI工作组的 Sigtest 测试软件与泰克基于 DPOJET 的 PCIe 抖动和眼图和 SDLA 串行数据链路分析可视化工具相集成进行调试。最后，自动化测试软件可提供完整的HTML/PDF的测试报告。
推荐阅读：
PCIe接收机测试 – 泰克PCIE测试方案
在PCIe 2.0时代，只要保证发射机的信号质量，整个系统就能正常工作，此时接收机测试并不是必测项。但在PCIe 3.0/4.0中，由于速率成倍增加，且又经过长走线的传输，因此在接收机上采用了复杂的均衡技术，来保证数据能够成功地被接收；因此PCI工作组在PCIe 3.0/4.0一致性测试规范中强制要求必须进行中接收机测试。
泰克公司的BSX系列的误码仪是业界高性能的串行误码仪，能够实现高达32Gbps的码型发生和误码分析功能，同时其内部集成有预加重模块、噪声注入、抖动注入等，支持基于协议的握手功能。由于BSX系列最高支持到32Gbps，因此它也可以充分地满足未来的PCIe 5.0的接收端测试的要求。
在PCIe 3.0 & 4.0的接收机内部集成了复杂的单元，PCI工作组开发了一套被称作“压力眼图（Stressed Eye）”的方法论来完成对接收机的评估：无论是PCIe 3.0 & 4.0 Rx LEQ的测试，基本上都分解成三个步骤：压力眼图的校准、进入环回模式、进行误码率测试。泰克的PCIe Rx自动化测试软件（BSXPCI4CEM）可大大缩短开发人员的研发时间，提高产品的可靠性。
推荐阅读：
PLL带宽测试 – 泰克PCIE测试方案
除了发射机测试和接收机测试之外，若待测的产品为一个PCIe插卡，还需要进行插卡的发射机PLL带宽测试。发射机PLL带宽测试是PCIe一致性规范要求的针对插卡的必测项，用于验证插卡接收不同的系统板100MHz时钟后，是否可满足要求的PLL的环路响应，以追踪足够的抖动，从而确保发射机的信号质量。
泰克提供的CR时钟恢复模块以一种非常优雅的方式，进行非常简单的连接，即可完成PLL带宽的测试。
- 更快地实现一致性
- 对设备余量建立信心
- 避免昂贵的过度设计
推荐阅读：
特色内容
视频演讲：解决PCIe 5.0测试方法和挑战
泰克 PCIe专家Dan Froelich和David Bouse详解如何解决32.0 GT/s的PCIe 5.0的一些新测试和测量挑战。帮助您深入了解PCI Express 5.0测试
视频：利用真实的DUT做完整测试解决方案
• PCIe Gen4 Transmitter Compliance Measurement 演示（15分钟）
• PCIe Gen4 Receiver Jitter Tolerance/Rx LinkEQ演示 （30分钟）
• PCIe Gen4 Transmitter Link EQ 演示 （30分钟）
DPO70000SX 高性能示波器
可提供准确的高速信号行为捕获，以证明、验证和检定下一代设计。 捕获可达 70 GHz 具有低噪声和高保真度的信号，采样率最高可达200Gs/S，从而确保准确地测量信号的真实特征，支持最新一代PCIe Gen5.0各项测试
BSX系列BERTScope 误码仪
BSX 系列 BERTScope® 是实现一致性的超快途径。 BERT 接收机测试解决方案具有独特功能，消除了接收机测试的复杂性，最高可达32Gb/s的速率全面支持PCIe 3.0/4.0/5.0设计。
Library
| Title |
|---|
|
Tektronix helps PMTC with compliance tests on high-speed buses
Solution SummaryChallengeTo enable one of Europe's leading multimedia test houses carry out compliance testing on high-speed serial buses including USB2, Serial ATA and PCIExpress.SolutionA suite of …
|
|
触发基础知识
本文讨论了触发技术基础知识，以及Pinpoint触发与搜索和标记功能怎样把实时示波器中的触发技术提升到全新的水平。
|
|
串行数据一致性测试和验证测量基础知识
本入门手册旨在帮助您了解串行数据传输的常见方面，阐述了适用于这些新兴串行技术的模拟和数字测量要求。
|
|
触发基础知识-DPO7000、MSO/DPO/DSA70000系列示波器Pinpoint®/可视触发及高级搜索和标记技术
本文讨论了触发技术基础知识，以及Pinpoint触发与搜索和标记功能怎样把实时示波器中的触发技术提升到全新的水平。
|
|
PCI Express®发射机PLL测试 — 不同方法对比
根据使用的测试仪器类型，可以通过多种方法测量PLL环路响应。正如预期的那样，各种方法在测试精度、测试速度(吞吐量)、易用性、设置简便性和购买费用上各有优势和劣势。此外，某些方法存在局限性，不能广泛用于所有类型的PLL。尽管所有方法都可以测试是否满足规范要求，但某些方法为时钟设计人员优化设计提供了额外的实用信息。
|
|
Logic Analyzer Fundamentals
Like so many electronic test and measurement tools, a logic analyzer is a solution to a particular class of problems. It is a versatile tool that can help you with digital hardware debug, design …
|
|
了解和表征定时抖动入门手册
在采用电压跳变表示定时信息的所有电气系统中，定时抖动都是不受欢迎的伴生产物。本文主要介绍电系统中的抖动。
|
|
Overcoming PCI-Express Physical Layer Challenges
This paper will present how the Tektronix Logic Protocol Analyzer is used to overcome these challenges using powerful triggering and multiple data views.
|
|
使用BERT进行高级Serdes调试
在本文中，我们将制订简单的战略，演示虚拟探测及精确压力和误码位置分析的处理能力。将接触发射机测试，但重点会放在接收机测试上，因为高速串行数据系统的性能依赖于复杂的接收机，而这些接收机本身就很难调试。
|
|
迁移到第4代企业和数据中心I/O标准
此白皮书内容包括自适应均衡和链路训练、复杂测试前向纠错FEC的影响、调试协议握手和物理层问题，通道性能评估最新发展趋势和转变到第四代标准需要的材料。
|
| Title |
|---|
|
Addressing PCIe Gen1-5 Test and Debug Challenges with Confidence
Learn how to address the test and measurement challenges posed by PCIE Gen1-5 for both base silicon testing and CEM compliance testing. Gain insights and solutions for automation, validation, and …
|
|
Maximizing Margins for 4th Gen High Speed Serial Standards
As data rates increase, the effect of cables and fixtures become a larger part of the overall measurement result. Cable and fixture effects can significantly reduce margins and thereby lead to …
|
|
Getting to PCI Express Compliance Faster
As design margins shrink, accurate and standard-specific measurement is key to debugging, verifying design and performing interoperability testing when designing PCIe devices. Having confidence in …
|
|
Overcoming Challenges in PCI Express Compliance Testing
Learn the keys to debugging, verifying design and performing interoperability testing for PCI Express revisions 3.0 and 4.0.
|
|
Understanding Differences between PCI Express 4050 and IEEE High Speed Electrical Specifications
Our Tektronix domain experts, Dan Froelich and Pavel Zivny, contrast the methodologies of the PCI Express 4.0/5.0 and IEEE 26 GBd NRZ/PAM4 electrical specifications and engage in a lively discussion …
|
| Title |
|---|
|
PCI Express 3.0 System Transmitter Test MOI
This document covers the Method of Implementation (MOI) for PCI Express 3.0 CEM and U.2 System transmitter testing, using DPO70000 Series Oscilloscopes.
|
|
PCI Express 3.0 Card Transmitter Test MOI
This document covers the Method of Implementation (MOI) for PCI Express 3.0 CEM and U.2 card transmitter testing, using DPO70000 Series Oscilloscopes.
|
|
PCI Express 3.0 De-embedding Method of Implementation Version 1.0
This document will provide a step-by-step procedure for extracting the Sparameters from the test channel of the PCI Express Gen 3 so it can be used for the purpose of removing the effects from the …
|
|
PCIe Gen 4.0 Rx & Link Equalization Test Procedure MOI
This document cover the Method of Implementation (MOI) for PCIe Gen 4.0 Rx and Link Equalization Test Procedures.
|
|
PCI Express 3.0 Receiver Test MOI for CEM Spec
This document covers the Method of Implementation (MOI) for PCI Express 3.0 CEM receiver testing, using BERTScope instruments. The document includes a step-by-step description of required hardware …
|
|
PCI Express 3.0 PLL Test MOI for Add-In Cards
This document covers the Method of Implementation (MOI) for PCI Express 3.0 Phase-Lock-Loop (PLL) testing for Add-In Cards (AIC) using BERTScope CR125A, CR175A, or CR286A Clock Recovery instruments …
|
|
PCIe Gen 4.0 TX CEM Test Procedure MOI
This document cover the Method of Implementation (MOI) for PCIe Gen 4.0 TX CEM Test Procedures.
|
|
PCIe Gen 4.0 CEM Add-in Card PLL Bandwidth Test Procedure MOI
This document cover the Method of Implementation (MOI) for PCIe Gen 4.0 CEM Add-in Card PLL Bandwidth Test Procedures.
|
|
PCI Express 3.0 Receiver Test MOI for BASE Spec
This document covers the Method of Implementation (MOI) for PCI Express 3.0 BASE receiver testing, using BERTScope instruments.
|
|
PCIe Gen 3.0 Link Equalization System and Add-in Card Test Procedure
Tektronix PCI Express Gen3 Link EQ test MOI. This document cover Link EQ testing for both System DUT and Add-In Card.
|