联系我们

与泰克代表实时聊天。 工作时间:上午 9:00 - 下午 5:00(太平洋标准时间)。

电话

致电我们

工作时间:上午9:00-下午5:00(太平洋标准时间)

下载

下载手册、产品技术资料、软件等:

下载类型
型号或关键字

反馈

测试 C 型高速串行标准

consumer-app-header

C 型客户标准

适用于下一代 USB、DisplayPort 和 Thunderbolt

测试 C 型高速串行标准

C 型连接器中结合了 USB 3.1、DisplayPort 1.4、Thunderbolt 和 Thunderbolt 等高速串行标准,可提供低功率、低成本、高速度和高分辨率的显示。由于需要强调发射机方以及均衡接收机方,导致难以在保持产品具有最佳电气余量的情况下保持低设计成本,这将带来全新设计挑战。

更快地实现一致性

一致性程度测试时间至关重要,而需执行的大量测量使得有必要实现自动化。 您通过基于 TekExpress 的测试自动化软件快速获得一键式通过/不通过一致性信息(例如,比竞争对手的 DisplayPort 软件快 3 倍)。

DisplayPort_3_times_faster

对设备余量建立信心

为了检定设计,需要进行垂直和水平抖动解析来了解设备行为。 为了对设备余量建立信心,您需要通过外插渲染眼图和使用不同通道型号分析对远端信号的通道效应的功能。 借助 Tektronix DPOJET,不仅实现简单的通过/不通过一致性,还可获得关于一致性问题的深入调试洞察(通过使用 BER 轮廓进行的抖动、噪声、眼图高度/宽度、显示图)。 通过 Tektronix SDLA 选择您的设计所需的最佳通道(可支持使用不同通道型号来模拟对信号的效应)。 在离线模式下分析波形并与全球团队合作以缩短上市时间。

BER-contour-for-USB-3_1-Gen

在 1E-12 推断的 USB 3.1 第 2 代在 10Gbps 下的 BER 轮廓。

避免昂贵的过度设计

BSX_Jitter_tolerance_test

一键式操作实现的 USB 接收机抖动容限余量测试。

因为典型 BERT 不支持协议握手和记录,使得难以调试 DUT 环回问题。 Tektronix BSX 系列 BERT 解决方案中的协议排序器解决调试环回问题所面临的挑战。

接收机设计起来十分昂贵,而接收机的过度设计余量可能甚至更昂贵。 在保持零件成本的情况下,很难确保接收机的余量足以通过一致性、极具竞争性。 BERT 示波器中的余量分析工具可帮助您了解早期设计的余量,并制定正确的折中决策来落实设计。

USBLoopbackinitiation20BSX20BERTScope

当 DUT 处于环回状态时,所有状态和子状态颜色将为“绿色”。否则,失败状态变为“红色”并且可单击以接收诊断消息。

是否面临其他有线通信应用中的挑战?

致电 1-800-833-9200,或尝试
首次配置您的解决方案时,请执行以下操作:
添加到选项
输入电子邮件:

请输入有效电子邮件地址。


您的邮件已被发送。

  • 复位